Проектирование цифровых устройство

Введение

Проектирование цифровых устройств – дисциплина, изучающая способы описания и преобразования структурных элементов. Предметом данной профессиональной области является математический аппарат алгебры логики, способы задания и реализации функций алгебры логики, методы, используемые при преобразовании логических структур комбинационных систем и конечных автоматов.
Проектирование цифровых устройств – сравнительно молодая и быстроразвивающаяся отрасль науки. Её появление в 30-х годах двадцатого столетия связанно с усложнением и совершенствованием релейных систем управления, когда возникла необходимость в их математическом описании. Основы теории проектирования начали закладываться в 1938 – 1940 гг., когда учёные СССР, США, Японии доказали применимость булевой алгебры логики при анализе и синтезе контактных схем. Применение аппарата алгебры логики при решении задач проектирования цифровой техники получило существенное развитие в трудах многих учёных. Создание ЭВМ внесло большой вклад в развитие теории цифровых устройств. На сегодняшний день, зачастую, без использования ЭВМ невозможно решать те или иные практические задачи, связанные с анализом, разработкой и усовершенствованием цифровых устройств.
Устройства промышленной автоматики, телемеханики и связи в основном относятся к классу цифровых устройств. Увеличение производительности и надёжности этих устройств – всё это, и многое другое, обусловлено постоянным развитием автоматизированных управляющих систем, базирующихся на теории проектирования цифровых устройств.











Синтез цифровых устройств

Цель работы: Изучение методов, используемых при анализе и логическом проектировании цифровых устройств.

Структура и алгоритм функционирования проектируемого цифрового устройства

В данном курсовом проекте требуется произвести синтез цифрового устройства, представленного ниже:



Рисунок 1. Структурная схема исследуемого устройства.
Устройство состоит из генератора тактовых импульсов (ГТИ), делителя частоты, счётной схемы, двух дешифраторов и элементов индикации. Частота вырабатываемых генератором импульсов, уменьшается делителем до 0,1 Гц. Счётная схема, в зависимости от числа поступающих на её вход импульсов, устанавливается в одно из устойчивых состояний, соответствующих определённым комбинациям кода. Каждая кодовая комбинация, отображается на индикаторах соответствующим ей шестнадцатеричным числом.
Частота вырабатываемых генератором тактовых импульсов f = 170 Гц. Счётная схема имеет 8 устойчивых состояний: 15, 17, 19, 21, 23, 25, 27, 29 в соответствии с заданием на курсовой проект. Используемая для построения цифрового устройства элементная база: "ИЛИ - НЕ". Серия используемых логических элементов: 561.





































Логическое проектирование дешифраторов

В синтезируемом цифровом устройстве дешифратор расшифровывает значение выдаваемой в каждом состоянии счётной схемы кодовой комбинации, преобразуя её в код, отображающий на индикаторе соответствующее данной комбинации шестнадцатеричное число.
В соответствии с заданием на курсовой проект следует составить таблицу соответствия кодовых комбинаций на выходе счётной схемы и входах дешифраторов:

Таблица 1. Таблица истинности дешифраторов.

№
Сохр. в сч. сх. кодовая комбинация
10
16 Индикатор Значение функции
Индикатор A Индикатор B
Q5 Q4 Q3 Q2 Q1 A B f1 f2 f3 f4 f5 f6 f7 f1 f2 f3 f4 f5 f6 f7
1 0 1 1 1 1 15 0F 0 F 1 1 1 1 1 1 0 1 0 0 1 1 1 1
2 1 0 0 0 1 17 11 1 1 1 1 0 0 0 0 0 1 1 0 0 0 0 0
3 1 0 0 1 1 19 13 1 3 1 1 0 0 0 0 0 1 1 1 0 0 1 1
4 1 0 1 0 1 21 15 1 5 1 1 0 0 0 0 0 0 1 1 0 1 1 1
5 1 0 1 1 1 23 17 1 7 1 1 0 0 0 0 0 1 1 0 0 0 1 0
6 1 1 0 0 1 25 19 1 9 1 1 0 0 0 0 0 1 1 1 0 1 1 1
7 1 1 0 1 1 27 1B 1 B 1 1 0 0 0 0 0 0 1 1 1 1 0 1
8 1 1 1 0 1 29 1D 1 D 1 1 0 0 0 0 0 1 1 1 1 0 0 1

Как видно из таблицы, для идентификации состояния счетной схемы дешифратором, соединенным с индикатором “B” младшего разряда, достаточно использовать выходы Q1 – Q3. . Для дешифратора, подключенного к индикатору “A” старшего разряда, комбинация на выходе полностью определяется значением выхода Q5 счетной схемы.
Синтез дешифраторов проведём с использованием карт Карно (только для индикатора “B”).


Для дешифратора индикатора “A” будем иметь следующие функции:

f1=f2=1

f3=f4=f5=f6=(Q5) ̅

f7=0