Прикладная теория цифровых автоматов

1. РАЗРАБОТКА ОПЕРАЦИОННОГО АВТОМАТА СПЕЦПРО-ЦЕССОРА

1.1. Анализ поставленной задачи

Согласно техническому заданию, все операции в операционном авто-мате выполняются в немодифицированном дополнительном двоичном коде. Дополнительный код положительного числа совпадает с его прямым кодом. Для отрицательного числа дополнительный код образуется путем получе-ния обратного кода и добавлением к младшему разряду единицы (20 – для целых чисел, 2-n – для дробных). Дополнительный код называется так по-тому, что представление отрицательных чисел является дополнением пря-мого кода чисел до машинной единицы. Старший разряд числа является знаковым: 0 – для положительных чисел, 1 – для отрицательных.
По условиям задания масштабный коэффициент КА=27. Это позволя-ет использовать для представления чисел 8-ми разрядную сетку, в которой можно представить числа из диапазона от -2-7 до 1 – 27.
С числами предполагается выполнять операции умножения на 2 (это эквивалентно сдвигу вправо на 1 разряд), умножения на 0.5 (эквивалент де-ления на 2 – сдвиг влево на 1 разряд), сложения и вычитания. Эти операции можно выполнить с помощью стандартных регистров и сумматоров. Для реализации проверок условий выполнения команд, реализации набора микрокоманд и выявления особых условий потребуются наборы логиче-ских вентилей.
 
1.2. Разработка структуры операционного автомата

Исходя из требований технического задания, предлагается следующая структура операционного автомата.

Рис. 1.1. Структурная схема ОА спецпроцессора
При разработке структурной схемы ОА были приняты во внимание следующие моменты:
• Регистры RgA1, RgB1 предназначены для приема операндов А и В соответственно.
• Операнд А либо используется непосредственно, либо в виде 2А, т.е. со сдвигом в сторону старших разрядов. Регистр RgA2 служит для формирования удвоенного операнда А.
• Мультиплексор MuxA выбирает вид операнда А в соответству-ющей операции либо в естественном виде, либо с модифицирующего реги-стра RgA2.
• В обеих операциях используется операнд В, умноженный на 0.5. Регистр RgB2 служит для формирования операнда В со сдвигом в сторону младших разрядов.
• В одной из операций используется сложение с модифицирован-ным операндом В, в другой – вычитание. Вычитание выполняется методом сложения всех инвертированных разрядов второго операнда операции и добавлением 1 к младшему разряду суммы. Для подготовки операции вы-читания модифицированного операнда В используется 8-ми разрядный ин-вертор.
• Мультиплексор MuxB выбирает прямой или инвертированный операнд В в зависимости от выполняемой операции.
• Сумматор Sum выполняет сложение выбранных операндов и для операции вычитания осуществляет перенос в младший разряд 1.
• В регистр RgS записывается результат выполненной операции.
• Блоки OF, C1, C2 осуществляют к